지난 1979년 출시된 인텔의 8088 CPU는 33㎟의 다이 면적에 3,000나노미터(㎚) 크기의 트랜지스터 29,000개가 집적됐다. 그로부터 40년이 지난 2019년의 CPU 트랜지스터 제조공정은 7㎚까지 작아졌고, 5배 이상 커진 다이 위에는 40년 전보다 20만 배 많은 양의 트랜지스터가 집적됐다.

이 같이 제조공정은 빠르게 미세해졌고 집적도는 점점 높아졌는데, 최근에는 그 속도가 현저히 줄고 있는 추세다.

인텔이 처음으로 하이브리드 구조를 채택한 12세대의 i5-12400F에는 102억 개의 트랜지스터가 집적돼 있다. 12400F의 트랜지스터는 머리카락 두께의 1만분의 1인 10㎚ 공정 ‘Intel 7’으로 제작됐다. 새끼손톱 정도인 163㎟ 크기의 다이에 100억 개 이상의 트랜지스터가 모여 최대 4.4GHz의 동작 클럭으로 연산을 한다.

인텔의 창립자 고든 무어는 ‘무어의 법칙’으로 제조공정의 미세화를 제창한 바 있다. 반도체에 집적하는 트랜지스터의 수를 2년마다 2배씩 증가한다고 언급한 것이다. 그러나 미세공정의 난이도 증가로 인해 인텔 팻 겔싱어 CEO는 지난 2023년 집적도가 2배 증가하는 기간을 3년으로 늘린 ‘무어의 법칙 2.0’을 발표했다.

제조공정의 미세화는 1989년 인텔이 i960CA 칩을 800㎚ 공정으로 제작하며 처음 1마이크로미터(1,000나노미터)의 벽이 깨졌다. 이후 2003년 소니와 도시바가 플레이스테이션2의 칩을 90㎚ 공정으로 제작해 트랜지스터를 5,350만 개 집적했고, ARM이 2007년 Cortex-A9 칩을 45㎚ 공정으로 생산하며 50㎚의 벽도 넘어섰다.

인텔은 2008년 ‘코어 i’ 시리즈의 시작인 네할렘 아키텍처에서 45㎚ 공정을 적용했다. 이후 2세대 샌디브릿지에서 32㎚, 아이비브릿지 22㎚, 스카이레이크 14㎚, 사파이어래피즈에서 10㎚ 등으로 공정 미세화를 이어갔다. 프로세서 제조사인 AMD, 애플, 퀄컴, 미디어텍 등도 꾸준히 미세화 기술을 발전시켜 현재는 3㎚까지 초미세화 공정이 가능하다.

그저 PC로 게임을 즐기면 그만인 사용자 입장에선 공정의 미세화가 계속해서 이뤄지는 것을 바란다. 그러나 반도체 제조공정의 미세화는 현재 여러 문제에 직면해 있는데, 더 미세하게 만들기 어려운 것은 물론 경제성도 따져봐야 한다. 업계 관계자들은 20㎚ 이하 공정에선 기술적 측면보다 경제적 측면에서 공정 미세화가 벽에 부딪힐 것으로 예상하고 있다. i5-14400F의 코어 크기는 손톱 하나보다 작은 수준이지만, 비슷한 설계전력으로 더 많은 트랜지스터를 집적하는 것은 기술은 물론 경제성도 떨어진다는 것이다.

현재의 반도체 제조공정은 미세화와 더불어 제조에 사용하는 소재와 인쇄 공정을 달리 적용하는 등 다양한 방향으로 발전하고 있다. 삼성전자는 2050년경에는 0.1㎚, 100피코미터(pm)까지 개발이 가능하다고 언급한 바 있다. 알루미늄 원자의 크기가 118pm이니, 삼성전자가 공정 미세화에 성공한다면 트랜지스터의 크기가 알루미늄 원자보다 작아지는 것이다. 향후 반도체 공정의 발전 방향이 계속해서 미세화로 갈지, 혹은 설계전력을 양보하고 코어의 크기를 키우는 쪽으로 갈지 기로에 서있다.